Nikolaos Blias

2021202220231 2 3

Stavros SimoglouPhD Candidate, Circuits and Systems Lab, University of Thessaly and Synopsys Inc.Η διεύθυνση ηλεκτρονικού ταχυδρομείου έχει επαληθευτεί στον τομέα uth.gr
Iordanis LilitsisUndergraduate Student, Circuits and Systems Lab, University of ThessalyΗ διεύθυνση ηλεκτρονικού ταχυδρομείου έχει επαληθευτεί στον τομέα e-ce.uth.gr
Christos P SotiriouEECE Department, University of ThessalyΗ διεύθυνση ηλεκτρονικού ταχυδρομείου έχει επαληθευτεί στον τομέα eece.uth.gr

Nikolaos Blias

PhD Candidate, Circuits and Systems Lab, University of Thessaly

Η διεύθυνση ηλεκτρονικού ταχυδρομείου έχει επαληθευτεί στον τομέα uth.gr


Τίτλος Ταξινόμηση με βάση τις αναφορές Ταξινόμηση κατά έτος Ταξινόμηση κατά τίτλο	Παρατίθεται από Παρατίθεται από	Έτος
Static timing analysis induced simulation errors for asynchronous circuits S Simoglou, C Sotiriou, N Blias 2021 IEEE International Symposium on Defect and Fault Tolerance in VLSI and …, 2021	3	2021
Timing errors in sta-based gate-level simulation S Simoglou, C Sotiriou, N Blias 2020 26th IEEE International Symposium on Asynchronous Circuits and Systems …, 2020	2	2020
Investigation on Performance, Power, Area Trade-Offs using Deterministic and Monte-Carlo Process Variation Aware Synthesis Flows N Blias, I Lilitsis, S Simoglou, E Bakas, C Sotiriou 2022 IFIP/IEEE 30th International Conference on Very Large Scale Integration …, 2022	1	2022
Υλοποίηση στατικής χρονικής ανάλυσης δανεισμού χρόνου μανταλωτών, με ή χωρίς τομή κύκλων ΝΑ Μπλιας		2021

Δεν είναι δυνατή η εκτέλεση της ενέργειας από το σύστημα αυτή τη στιγμή. Προσπαθήστε ξανά αργότερα.

Άρθρα 1–4

Παραθέσεις ανά έτος